Секвенцијалне VHDL наредбе

Временске одреднице у VHDL језику. Процес и листа осјетљивости. Секвенцијалне VHDL наредбе (if-else, case, for-loop).